Verilog RTL 설계 보안 칩 ( FPGA / ASIC ) HDL 인력 채용

담당업무 ( 선택 )

ㆍ하드웨어 및 임베디드 시스템 보안 기술 연구 개발 
ㆍHDL(Hardware Descrption Language) 기반 FPGA 및 ASIC 개발
ㆍKCMVP 인증 보안칩, 양자내성암호 칩 개발 
ㆍ하드웨어 분야 사이버 보안 

자격요건

ㆍ하드웨어 설계 분야(컴퓨터공학, 전자공학 등) 학사(4년) 이상

ㆍHDL 기반 Verilog 또는 VHDL 개발 경험자, FPGA/ASIC 설계 경험자  

우대사항

ㆍ하드웨어(FPGA, ASIC) 관련 설계 과제/프로젝트 수행 경험자
ㆍ임베디드 시스템 혹은 RISC-V 프로세서 개발 경험자
ㆍ부채널 분석 및 보안 솔루션 개발 경험자

ㆍ석/박사 학위 수여자 우대

ㆍ기타
    - 신기술에 대한 도전정신이 있는 분

    - 배움에 대해 열정이 있는 분

    - 오픈소스와 최신 개발 트렌드에 관심이 많으신 분

    - 원활한 커뮤니케이션 능력을 보유하신 분

급여 및 복지

ㆍ연봉 : 면접 후 협의(학사 4천5백만원 이상, 석사 5천5백만원 이상, 박사 협의)

ㆍ인센티브 : 매년 성과기반 인센티브 지급
ㆍ교육 : 높은 수준의 신입사원 교육(OJT) 프로그램 운영  및  상시 교육 기회 제공

ㆍ휴가 및 직무발명보상 : 연차휴가, 경조휴가, 리프레쉬 휴가, 경조사비 지급, 직무발명보상

ㆍ기타 : 맥프로, 맥북프로, 아이패드, 커브드 듀얼 모니터, H100 GPU 장비 등 최고 수준 지원

우수직원 보상 정책 
ㆍ우수 직원은 석/박사과정 학업 병행 가능

ㆍ우수 직원에 대해서는 스톡옵션 제공