[(주)에델테크] FPGA High level 엔지니어 채용(D-24)

경력: 경력 10~20년

학력: 대졸(4년제) 이상

근무형태: 정규직 수습기간 3개월

필수사항

급여: 면접 후 결정

근무요일: 주 5일(월~금)

근무지역: 경기 하남시

최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.

조회수 87
신고하기

FPGA High level 엔지니어 채용

2007년 설립된 에델테크는 초소형 위성, 레이다 분야에서 국내 최고 수준의 기술력을 보유한 방위산업 전문기업 입니다.

초소형 SAR 위성체계 개발 관련 사업들에 참여하여 SAR 탑재체 국산화를 추진하고 있으며,

설립 이래 다수의 국방 레이다 관련 사업에 참여하여 관련 업계를 선도하고 있습니다.

에델테크는 초소형 위성 사업 성장과 레이다 신규 프로젝트를 기반으로 매출 기준 2023년 20% 이상 성장하였으며,
2024년에도 더 높은 성장을 기대하고 있는 유망기업 입니다.

매월 1회 금요일 휴무, 문화활동/ 체력 단련 지원, 상해보험 지원, 식대 지원, 건강검진 등 다양한 제도를 시행하여
직원들의 복지 향상에 노력하고 있습니다.

에델테크에서 K-방산의 주역으로 함께할 인재 여러분을 모십니다.

모집부문 및 상세내용

모집부문

상세내용

FPGA High level 엔지니어

담당업무

ㆍ레이더 신호처리용 FPGA 로직 설계

ㆍFFT, FIR IP등을 이용하여 RTL로 디지털 신호처리 알고리즘 구현

ㆍPCIe, SERDES등의 GTX등의 입출력 신호 처리

필수 자격 요건

ㆍ경력 10년 이상

ㆍFPGA 로직설계 경험 5년이상

우대사항

ㆍMatlab 이용 디지털 신호 분석 가능자

ㆍC를 이용한 Firmware 프로그램밍 가능자

근무조건

ㆍ근무형태:정규직(수습기간)-3개월

ㆍ근무일시:주 5일(월~금)

ㆍ근무지역:(12918) 경기 하남시 조정대로 35, 7층 에프704호, 에프705호

전형절차

서류전형
1차면접
최종합격

접수기간 및 방법

ㆍ접수기간:2024년 6월 10일 (월) 09시 ~ 2024년 8월 9일 (금) 24시

ㆍ접수방법:사람인 입사지원

ㆍ이력서양식:사람인 온라인 이력서

유의사항

ㆍ입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.

복리후생

지원금/보험: 건강검진, 단체 상해보험, 헬스비 지급, 문화생활비

급여제도: 퇴직연금, 4대 보험

선물: 생일선물/파티

교육/생활: 점심식사 제공, 저녁식사 제공, 간식 제공

근무 환경: 회의실, 카페테리아, 스마트기기, 콘도/리조트 이용권

조직문화: 자유복장

출퇴근: 야간교통비지급

리프레시: 연차, 경조휴가제, 반차, 근로자의 날 휴무, 패밀리데이

근무지위치

(12918) 경기 하남시 조정대로 35, 7층 에프704호, 에프705호

지도 보기

접수기간 및 방법

남은 기간 00 일 00:00:00

시작일: 2024.06.10 09:00
마감일: 2024.08.09 23:59

지원방법
접수양식: 사람인 이력서 양식

마감일은 기업의 사정, 조기마감 등으로 변경될 수 있습니다.

기업정보

이 기업의 다른 공고 (5건)