본문 바로가기

[대전]FPGA RTL 설계 엔지니어

핵심 정보

경력
경력 5년 ↑
학력
학력무관
근무형태
정규직 수습기간 3개월
급여
면접 후 결정
근무지역
대전 유성구
최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.

본 채용정보는 마감되었습니다.

텔레픽스(주)에서 채용공고가 시작되면 이메일로 알려드립니다.

상세요강

[대전]FPGA RTL 설계 엔지니어

모집부문 및 상세내용

주요업무

  • ㆍ위성탑재체 인터페이스 기반 설계 및 연동
  • FPGA(FPGA SoC) 기반 디지털 하드웨어 개발
  • 하드웨어 검증 테스트 환경 구축
  • 소프트웨어, 펌웨어 팀과의 협업
[대전]FPGA RTL 설계 엔지니어 0명
지원자격
  • ㆍRTL(VHDL, Verilog) 설계 경험 2년 이상
  • ㆍ여러 IP 설계 및 검증 경험자

우대사항 ㆍ 통신 관련 설계 유경험자(RS422, RS485, SPI, ethernet, LVDS, CAN 등)
ㆍ C++, Python 언어를 사용할 줄 아시는 분(모듈 단위 / 통합 테스트)
ㆍ High-level Synthesis(HLS)를 이용한 신호처리 경험
ㆍ 유관산업 경력
ㆍ 유관전공자(전자공학, 컴퓨터공학)
ㆍ 석사 및 박사학위 보유자


근무조건

근무형태:정규직(수습기간)-3개월
근무지역:(34013) 대전 유성구 테크노4로 17 비즈센터(관평동)

전형절차

  1. 서류전형
  2. 1차면접
  3. 최종합격

접수기간 및 방법

접수기간:2024년 6월 17일 (월) 11시 ~ 상시
접수방법:홈페이지 지원
이력서양식:자유양식

유의사항

ㆍ입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.

근무지위치

(34013) 대전 유성구 테크노4로 17 비즈센터

지도 보기

접수기간 및 방법

마감되었습니다.

시작일
2024.06.17 11:00
마감일
2024.07.22 16:18

관심기업 설정 후 다음 채용시 지원해 보세요.

대표자명*
조성익
기업형태
중소기업, 주식회사, 병역특례 인증업체
업종
기타 공학 연구개발업
사원수*
60 명 (2022년 기준)
설립일*
2019년 6월 18일 (업력 6년차)
매출액*
29억 7,252만원 (2022년 기준)
홈페이지
https://career.flex.team/telepix
기업주소
서울 영등포구 국제금융로8길 2, 18층 (여의도동,농협재단빌딩)
* 항목은 기업이 직접 기재하였으며, 본사/지점 등의 정보는 다르게 관리될 수 있습니다.
기업정보 전체보기

이어보는 Ai매치 채용정보

사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.