텔레픽스(주) 취업축하금 50만원 채용중 11

[대전]FPGA RTL 설계 엔지니어

상시 채용 점핏에서 지원

이 공고에 지원해 최종합격이 되시면
지원자님께 취업축하금 50만원을 드립니다. (점핏 공고 지원시, 20만원을 더 드립니다.)

경력: 경력 2~10년

학력: 대졸(4년제) 이상(예정자 가능)

근무형태: 정규직

급여: 회사내규에 따름

근무지역: 대전전체, 대전 유성구

Jumpit에서 제공된 공고입니다.

최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.

조회수 80
홈페이지접속 7
신고하기

[대전]FPGA RTL 설계 엔지니어

서비스 소개

초소형 위성에 들어갈 하드웨어 전장품을 개발하는 부서입니다. 급격한 사세 확장 속에 대규모 채용을 진행하고 있습니다. 20년 이상 상장사에서 하드웨어 개발을 전담해오신 팀장님의 Lead하에 수평적이고 활발한 소통을 중요시 하는 문화를 가진 부서에서 성장하며 역량을 발휘할 수 있습니다.

이 포지션의 AI 예상 면접 질문이 궁금하다면 점핏에서 확인해보세요!

모집부문 / 상세내용

사용 기술: Verilog VHDL FPGA

주요업무

• 위성탑재체 인터페이스 기반 설계 및 연동
• FPGA(FPGA SoC) 기반 디지털 하드웨어 개발
• 하드웨어 검증 테스트 환경 구축
• 소프트웨어, 펌웨어 팀과의 협업
• 위성 전장 하드웨어 FPGA 설계 및 검증

자격요건

• RTL(VHDL, Verilog) 설계 경험 2년 이상
• 여러 IP 설계 및 검증 경험자

우대사항

• 통신 관련 설계 유경험자(RS422, RS485, SPI, ethernet, LVDS, CAN 등)
• C++ Python 언어를 사용할 줄 아시는 분(모듈 단위/통합 테스트)
• High-level Synthesis(HLS)를 이용한 신호처리 경험
• 유관산업 경력
• 유관전공자(전자공학, 컴퓨터공학)
• 석사 및 박사학위 보유자

마감일 및 근무지: • 마감일 : 상시
• 근무지
- 대전 유성구 테크노4로 17 C-519호

복지 및 혜택

• 급여 : 면접 후 결정 (경력/능력에 따라 업계 최고 대우 보장)
• 복지
　- 업계 최고의 동료
　- 세미나, 학회 참여 지원
　- 중식/간식 제공
　- 최고 성능 장비(PC/모니터) 제공
　- 하계휴가 별도 제공
　- 연말휴가(겨울방학) 별도 제공
　- 자유로운 연월차 사용, 수평적 조직문화
• 기타 : 전문연구요원(석사졸 이상) 신규편입 및 전직 가능 (병역지정업체)