헤드 그레이스앤파트너스(주)

Design Verification/(UVM/ Verilog 우대) - 반도체 대기업

D-25

경력: 경력 4년 ↑

학력: 대졸(4년제) 이상

근무형태: 정규직

급여: 면접 후 결정

근무지역: 서울 강남구

최저임금계산에 대한 알림 하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.

조회수 5
자사양식다운수 2
신고하기

Design Verification/
(UVM/ Verilog 우대)
- 반도체 대기업

모집부문 및 상세내용

공통 자격요건

ㆍ학력 : 대졸 이상 (4년)

Design Verification 0명

담당직무
ㆍUVM(Universal Verification Methodology) 을 활용한 Digital IP 설계 검증ㆍSystemVerilog 을 활용한 Assertion based Verification /Coverage Based VerificationㆍDisplay Driver IC / Gate Driver IC / VR / TCON 제품군에 대한 설계 검증ㆍReal Number Modeling 을 통한 AMS 검증

지원자격
ㆍ전공: 전자/전기,기계
ㆍ경력: 학사 5년 이상, 석사 3년 이상
우대사항
ㆍSystem Verilog 및 UVM(Universal Verification Methodology) 사용 경험자
ㆍC 또는 Python Language 활용 우수자ㆍeDP , MIPI_DSI Protocol 업무 경험자ㆍ영어 능통자
기타사항

ㆍ채용구분: 정규직
ㆍ근무지: 서울 강남 본사
ㆍ연봉: 매우 흡족하게 협의/ 역량 우수 하신분만
ㆍ문의: 010-7565-8488/ lhy@gracenpartners.com

근무조건

ㆍ근무형태:정규직

ㆍ근무지역:(06150) 서울 강남구 선릉로 513 APEXTOWER(역삼동) - 수인분당선 선릉 에서 100m 이내

전형절차

서류전형
1차면접
최종합격

접수기간 및 방법

ㆍ접수기간:2024년 7월 10일 (수) 11시 ~ 2024년 8월 9일 (금) 24시

ㆍ접수방법:사람인 입사지원

ㆍ이력서양식:자사양식

유의사항

ㆍ입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.

근무지위치

(06150) 서울 강남구 선릉로 513 APEXTOWER 수인분당선 선릉역에서 100m 이내

지도 보기

접수기간 및 방법

남은 기간 00 일 00:00:00

시작일: 2024.07.10 11:00
마감일: 2024.08.09 23:59

지원방법
접수양식: 자사양식
담당자: 임화영 이사 (헤드헌팅사업부)
연락처: 010-7565-8488

마감일은 기업의 사정, 조기마감 등으로 변경될 수 있습니다.

본 채용정보에 불법·허위·과장, 최저임금 위반 등 잘못된 내용이 있을 경우 신고해주세요!

신고하기

Design Verification/(UVM/ Verilog 우대) - 반도체 대기업

핵심 정보

상세요강

모집부문 및 상세내용

근무조건

전형절차

접수기간 및 방법

유의사항

근무지위치

지도 보기

접수기간 및 방법

관련 태그

이어보는 Ai매치 채용정보

사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.

로그인이 필요한 서비스입니다.

Design Verification/(UVM/ Verilog 우대) - 반도체 대기업

핵심 정보

상세요강

모집부문 및 상세내용

근무조건

전형절차

접수기간 및 방법

유의사항

근무지위치

지도 보기

접수기간 및 방법

관련 태그

이어보는 Ai매치 채용정보 도움말 사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.

이어보는 Ai매치 채용정보

사람인 인공지능 기술 기반으로 맞춤 공고를 추천해드리는 사람인의 채용정보제공 서비스입니다.