모집부문 및 상세내용
SoC Physical Design Engineer | 주요업무 | 1. Physical Synthesis
2. Floorplan including Multi-level hierarchical design
3. Clock Tree Synthesis
4. Power Planning and Distribution
5. Place and routing
6. Static Timing Analysis and Timing Closure
7. Physicla Verification : DRC, LVS
8. Power Analysis : StaticIR Drop & Dynamic Voltage Drop Analysis, Power & Signal EM Analysis
자격요건
1. 4 년제 대졸이상, 석사 우대
2. Chip Top 경험자 우대: Hierarchy Design 경험 (Over 10 Blocks) , Block Partition, Top CTS
3. CPU/GPU Hardening 경험자 우대
4. P&R Experience: Floorplan, Place & Route, CTS, STA, DRC/LVS, IR Drop (ICC or Innovus, Prime-Time, StarRC, ICV or Calibre, RedHawk)
5. TSMC 16nm/12nm or Samsung 14nm 이하 경험자 우대
|
| SoC Physical Implementation Engineer | 주요업무 | - DFT Implementation
- SCAN insertion / ATPG / Scan Simulation (Test Compiler / TetraMax)
- BIST/BIRA Insertion & Simulation : Tessent MBIST / JTAG / IJTAG
- SDC Creation & Clean
-Spyglass LINT/SDC/DFT Check
- Logic Synthesis : DC/DCT/DCG
- Equivalence Check : Formality/Conformal
- LDRC : Logic Design Rule Check (Spyglass_LDRC)
- STA (Static Timing Analysis)
- Timing Closure : cross-talk/noise/mttv/setup/hold fix (Prime_Time, Physical-aware ECO)
- Low Power Design : UPF Creation & Low power Rule Check(VC_LP)
- Multi-voltage, Multi power domain, Power-gating, Clock-gating.
- Power Analysis : Vectored / Vectorless (PTPX)
- Implementation 자동화 Platform 개발
- Simulator & Debugger : VCS / NC-verilog / Verdi
자격요건
1. scripting (shell, tcl, perl, phython, etc.)2. Version Control system (Git, CVS, ClearCase, Perforce, etc.)
3. Bus protocol (AMBA, NoC etc)
4. Fluent in English (Business letter/email reading & writing etc.)
우대사항
• DFT 전문성 보유
• Top level DFT Architecture 설계 경험자
• HPDF DFT 경험자 (Top/Block level)
• ATE Vector setup 및 Yield 개선 업무 경험자
• IJTAG(IEEE1687) 경험자 ( Tessent tool 이용 )
• Hierarchical implementation Flow 경험자
• SEC 14nm 이하 공정 경험자
• CPU (ARM Cortex Series, RISC-V 등) 1.0 GHz 이상 Hardening 경험
• DVFS implementation 경험
• HSI IP Hardening 경험자 (LPDDR4 PHY / PCIe PHY / Ethernet PHY / SerDes PHY)
• 설계 자동화 platform 개발 경험자
| |
ㆍ기타 필수 사항
| |
|
|
근무조건
| ㆍ근무형태:정규직 | | ㆍ근무일시:주 5일(월~금) | | ㆍ근무지역:경기도 성남시 분당구 양현로 322 코리아디자인센터 |
| 전형절차
| 접수기간 및 방법| ㆍ접수기간:채용 시 마감 | | ㆍ접수방법:사람인 입사지원 |
| | ㆍ제출서류: |
| 유의사항| ㆍ학력, 성별, 연령을 보지않는 블라인드 채용입니다. | ㆍ입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
ㆍ접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다.
ㆍ '채용절차법'에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다.
- 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외)
- 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내
- 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청
- 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송
ㆍ 지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 '개인정보보호법'에 의거하여 지체 없이 채용 서류 일체를 파기할 예정입니다. |
| | ㆍ모집분야별로 마감일이 상이할 수 있으니 유의하시길 바랍니다. |
|
|
