SoC 설계/개발 - Verification

사용 기술

Orcad C Verilog FPGA

주요업무

•  Full Chip/DSP & Secure IPs/CPU cluster/unit function 및 performance verification
•  각종 VIP(차량용 및 High speed I/F - USB,TSN,ETHERNET,CAN FD,DDR,AP,DSP(processor) verification
•  Verification planning and testbench architecting
•  SystemVerilog를 이용하여 verification을 위한 UVM testbench 생성 및 test
•  Functional Safety Verification
•   Verification 환경 구축
•  Verification signoff

자격요건

•  경력 8년 이상
•  Deep knowledge of SystemVerilog and UVM
•  Computer architecture 이해
•  Verilog 또는 SystemVerilog를 사용한 Testbench 및 verification 지식

우대사항

•  Function Safety/ISO26252 경험자
•  석/박사 학위소지자
•  영어 회화 가능

마감일 및 근무지

• 마감일 : 상시
• 근무지
- 서울 강남구 언주로135길 25 라닉스빌딩

서류전형 - 1차 면접(직무적합성) - 2차 면접(조직적합성) - 최종합격