SOC Design Verification Engineer

사용 기술

Java Python Verilog C++ C

주요업무

BOS Design Verification Team 소개

보스반도체의 SOC 검증팀은 자율주행 SoC를 비롯한 여러 SoC 제품의 설계검증을 진행하고 있습니다. 정의된 specification을 바탕으로 설계가 의도대로 구현되어 있는지를 기능면, 성능면, 파워면, timing면 등에서 검증을 진행하고 있으며, 현재 업계에서 사용되고 있는 가장 높은 수준의 state-of-art 기술을 채택하여 검증을 진행하고 있습니다.

□ 주요 업무
• UVM (Universal Verification Methodology)를 사용한 IP/block 수준, SoC 수준에서의 기능 검증
• CDV (Coverage Driven Verification) 방법론을 이용한 verification closure
• Testbench architecting 및 verification environment 구성 요소 구현
• Simulation 기반의 test scenario 작성 및 debugging

자격요건

• UVM (Universal Verification Methodology)을 사용한 IP/chip 검증 경험
• 시뮬레이션 및 formal 검증 tool chain (simulator, emulator, FPGA, debugging tool 또는 formal tool) 경험
• UVM을 사용한 driver, monitor, coverage model, checker, scoreboard, interface등 테스트벤치 구성요소 구축 경험
• SoC의 IP 및 구성요소 (ARM CPU, bus fabric/bridges, clock/reset/power management unit 등)에 대한 도메인 지식
• Verilog과 SystemVerilog를 사용한 설계 및 검증 경험

우대사항

• 스크립트 언어(Python, perl) 활용이 능숙하신 분
• SVA (SystemVerilog Assertion)를 사용한 Assertion based verification (ABV) 방법론 사용 경험이 있으신 분
• 영어 커뮤니케이션 능력이 높으신 분
• fault campaign을 사용한 기능 안전 검증 경험이 있으신 분
• 프로그래밍언어 (C/C++) 활용이 능숙하신 분

마감일 및 근무지

• 마감일 : ~2024-09-22
• 근무지
- 경기 성남시 분당구 판교로255번길 24, 3층

1. 서류 심사: 이력서 외 서류 + 전화 스크리닝
2. 1차 대면 면접: 인성 면접 + 직무 면접 (본인 소개 발표 + 팀 면접) + 코딩 테스트 (SW팀에 한함)
3. 2차 면접: 화상/대면 중 선택
4. 결과 발표 및 입사 서류 안내
5. 입사 OT